

(11) Publication number:

01238148 A

PATENT ABSTRACTS OF JAPAN

Generated Document.

(21) Application number: **63065431**

(51) Intl. Cl.: H01L 21/92 H01L 21/60

(22) Application date: **18.03.88**

(30) Priority:

(43) Date of application

publication:

(84) Designated contracting

22.09.89

states:

(71) Applicant: FUJI ELECTRIC CO LTD

(72) Inventor: NISHIZAWA MASATO

(74) Representative:

(54) SEMICONDUCTOR DEVICE


(57) Abstract:


equal interval at the center of the chip electrode disposed substantially at an surrounding the periphery of a bump PURPOSE: To hold the parallelism improve the connecting strength semiconductor substrate and to with a dummy bump wholly in contact with the chip and the against a twist or the like by of a chip with respect to a substrate.

01238148 A

peripheral edges of the chip 1 around the electrodes 2, and further the parallelism between the chip 1 by against a distortion such as a twist, a substantially at equal intervals at the CONSTITUTION: Bump electrodes chip 1 as to connect circuit elements in the chip to wiring conductors of a surrounded by resin 4. Accordingly, the bumps 3 and a circuit board 9 is electrodes 2 are substantially equal. triangular shapes. Accordingly, the 2 are so provided at the center of a reinforced to improve its strength supporting board at positions occupying the vertexes of regular intervals between the adjacent Dummy bumps 3 are provided thermal stress or the like. COPYRIGHT: (C)1989, JPO& Japio

2/17/2004





平1-238148 ⑫公開特許公報(A)

⑤Int.Cl.⁴

識別記号。

庁内整理番号

码公開 平成1年(1989)9月22日

H 01 L 21/92

B-6824-5F Q-6918-5F S-6918-5F審査請求 未請求 請求項の数 1 (全3頁)

半導体装置 50発明の名称

頭 昭63-65431 ②特

顧 昭63(1988)3月18日 22出

西 明 者 @発.

īE

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

富士電機株式会社 の出 弁理士 山 口 巖 倒代 理

神奈川県川崎市川崎区田辺新田1番1号

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲

1) 半導体チップの一面上の中心館に隣接するバン プ重極相互間の関隔をほぼ等しくして配置された パンプ電極を用いてワイヤレスポンディング方式 により半導体チップ面上の導体と対向する支持基 仮面上の導体が接続されるものにおいて、半導体 チップ周辺の全域にわたって半導体チップ国およ び支持基版面の少なくとも一方の前記導体に接続 される媒体の存在しない個所で対向面に接触し、 樹脂によって被覆される複数のダミーバンプが設 けられたことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ワイヤレスポンディング方式による 半進体チップの支持基版上への実装のために、半 進はチップに形成された回路案子部上には絶縁膜 を介して配線課体およびパンプ電極を設けた半導 体装置に関する。

〔従来の技術〕

パンプ電極を用いて半導体チップを支持基板上 に実装するのにワイヤレスポンディング方式を用 いた場合、安定した支持を目的として第2図に示 すようにチップ1の周辺の図示しないパッドの上 にパンプ電極2を形成することが一般的であるこ とはよく知られている。

(発明が解決しようとする課題)

しかし、チップ1の面積が大きくなるに伴い、 **パンプ電極2の間の最大距離は大きくなり、半導** 体材料とセラミックなどの支持基板材料との熱脳 **機係数差から起こるヒートサイクル時の熱応力の** ため、パンプ電極接続郎の損傷ないし破壊などの 故障が起こり、半導体装置の信頼性が低下する欠 点があった。この欠点を除くために、本出關人の 出 閲 に 係 る 特 顧 昭 62 - 279676 号 明 和 書 に 記 敬 さ れ ているように、パンプ電極をチップの中心邸に隣 接するパンプ電極間の間隔がほぼ等しくなるよう に配置することが提案されている。

本発明の課題は、上記提案の半導体装置の信頼

性をさらに向上せしめることにある。

(課題を解決するための手段)

(作用)

半導体チップの実装のためにチップ中央部にほぼ等間隔を保って配置されたパンプ電極の周囲を全域にわたってチップおよび半導体基板に接触するダミーパンプで囲むことにより、チップと基板の平行度が保持され、ねじれ等に対する接続強度が向上する。さらにダミーパンプを樹脂の被覆に

を設ける。さらにCr、Cu、Au膜を積着して下地金属層 7 を形成後、フォトエッチング加工でパターンニングし、はんだめっきで下地金属層 7 上にはんだを被着し、約350 でに加熱して球状化し、バンプ電極 2 およびそれよりやや径の大きいダミーバンプ 3 を形成する。はんだの被着は、約50 mmの厚さに真空窯着することによってもよい。

第4図(a)、(b) は本発明の一実施例の実装工程を示し、第2図あるいは第3図に示したように半導体チップ1を下向きにして配線支持基板9の上に 戦せる (図a)。この際、ダミーバンブ3とバンだ 層10を基板9の配線上に被着しておく。このかりではんだ 層10を基板9の配線上に被着しておいバンン 個位の大きいがミーバンプ3で一定に保たれるチップ1、基板9間の距離だけの高さのはんだ住に バンブ 電極2 がなる。しばらく後にダミーバンプ3 が触けて基板9とチップ1の外間部が接着される。 なお、ダミーバンプ3の接着性をよくするため、

より補強することにより接続強度が一層高くなる。 (実施例)

第1図は本発明の一実施例のバンプ電極の配置を示し、バンプ電極2はチップ1の中央部にそれで10円形の頂点を占める位置にチップ内の各回路 本子と支持基板の配線 本との接続のために設けられている。従って隣接バンプ電極2を取倒して、チップ1の周縁部にダミーバンプ3がほぼ等間隔で設けられていて、さらに樹脂4によって包囲されている。

第 3 図はチップ 1 の一部を拡大して示したもので、チップ 1 の領域 11に酸化膜 51の閉口部で接触する M からなる第一配線導体 61の上に低温 C V D酸化物からなる M 間 饱 練膜 52を介して 第二配線導体 62 が形成され、 饱 練膜 52 の 閉口部で 第一配線導体 61 と接触している。この第二配線導体 62 の上および層間 饱 縁 膜 52 の上を 変化物 からなる パッシベーション膜 8 で 覆い、フォトエッチングで 第二配線導体 62 の上およびチップ 1 の外周近くに閉口部

予めがミーバンで接触部の基板 9 あるいはチップ 1 に 導体層を独立して設け、予値はんだ層を設けてもよい。例えば、バンプ電極 2 の直径が50 mm 、が 5 0 mm 、が 62 mm とは 6 2 mm とは 5 0 mm とな 5 0 mm とな 5 0 mm とな 5 0 mm とな 5 0 mm と 5 0 mm と

(発明の効果)

本発明によれば、半導体材料と実装支持基板材料との無膨脹係数の登による無応力を小さくするためチップ中央にバンプ電極をほぼ等間隔にして配置した場合、電極の散けられないチップ周辺部


2パナ電極


に 全 周 に か と 実 を 化 で に と と り と 実 を 化 で で に と と り 実 と 行 わ れ が 確 で で に と と り 実 と 行 わ れ が 確 で で が 中 保 特 で で が 中 保 特 で で が 中 保 特 で で が 中 保 情 で で が 中 保 情 で が す る む れ か の で で が 生 れ か の の で 、 か 強 む に か と か な る ま た な は で で は は し た か と な な か ま な な で で は は し た か と に さ れ か の は な な ま を 極 と と で で で は 極 ア で は な か な な な で で は 極 ア で は な か な な な な で で は 極 ア で は な か の 向 上 か 可 値 極 の の の し 上 か で も の の の し と か で き 、 信 頓 性 の 一 畑 の 向 上 か 可 能 に な る こ と か で き ん の の し か で れ な る こ と か で き ん の の し と か で き ん の の し と か で き ん の の し と か で る こ と か で き ん の の し と か で る こ と か で き ん の の し か で れ な な る .

4. 図面の簡単な説明

第1図は本発明の一実施例の半導体チップの平面図、第2図は従来の半導体チップの平面図、第3図は本発明の一実施例の実装前の半導体チップの要部断面図、第4図(a) には本発明の一実施例の実装工程を頃に示す断面図である。

1 : 半導体チップ、2 : パンプ電極、3 : ダミ -- パンプ、4 : 樹脂、9 : 配線基板。 -- 代収人4度士 山 ロ -- 城





第 2 図

